Tasarımıfotonikentegre devre
Fotonik entegre devreler(PIC), interferometrelerde veya yol uzunluğuna duyarlı diğer uygulamalarda yol uzunluğunun önemi nedeniyle genellikle matematiksel komut dosyaları yardımıyla tasarlanmıştır.Resim yapmakgenellikle GDSII formatında temsil edilen birçok poligonal şekilden oluşan bir gofret üzerinde çoklu katmanlar (tipik olarak 10 ila 30) pıhtılaşarak üretilir. Dosyayı fotomask üreticisine göndermeden önce, tasarımın doğruluğunu doğrulamak için resmini simüle edebilmek şiddetle arzu edilir. Simülasyon çoklu seviyelere ayrılmıştır: en düşük seviye, simülasyonun dalga boyu seviyesinde gerçekleştirildiği üç boyutlu elektromanyetik (EM) simülasyonudur, ancak malzemedeki atomlar arasındaki etkileşimler makroskopik ölçekte işlenir. Tipik yöntemler arasında üç boyutlu sonlu fark zaman alanı (3D FDTD) ve eigenmode genleşme (EME) bulunur. Bu yöntemler en doğrudur, ancak tüm resim simülasyon süresi için pratik değildir. Bir sonraki seviye, sonlu farklı ışın yayılımı (FD-BPM) gibi 2.5 boyutlu EM simülasyonudur. Bu yöntemler çok daha hızlıdır, ancak biraz doğruluğu feda eder ve sadece paraksiyal yayılımı işleyebilir ve örneğin rezonatörleri simüle etmek için kullanılamaz. Bir sonraki seviye, 2D FDTD ve 2D BPM gibi 2D EM simülasyonudur. Bunlar da daha hızlıdır, ancak polarizasyon rotatorlarını simüle edemeyecekleri gibi sınırlı işlevselliğe sahiptir. Diğer bir seviye iletim ve/veya saçılma matris simülasyonudur. Her ana bileşen, giriş ve çıktı ile bir bileşene indirgenir ve bağlı dalga kılavuzu bir faz kayması ve zayıflatma elemanına indirgenir. Bu simülasyonlar son derece hızlıdır. Çıkış sinyali, iletim matrisinin giriş sinyali ile çarpılmasıyla elde edilir. Saçılma matrisi (elemanları S-parametreleri olarak adlandırılan), bileşenin diğer tarafındaki giriş ve çıkış sinyallerini bulmak için bir taraftaki giriş ve çıkış sinyallerini çoğaltır. Temel olarak, saçılma matrisi elemanın içindeki yansımayı içerir. Saçılma matrisi genellikle her boyuttaki iletim matrisinden iki kat daha büyüktür. Özetle, 3D EM'den iletim/saçılma matris simülasyonuna kadar, her simülasyon katmanı hız ve doğruluk arasında bir değiş tokuş sunar ve tasarımcılar, tasarım doğrulama sürecini optimize etmek için özel ihtiyaçları için doğru simülasyon seviyesini seçer.
Bununla birlikte, belirli elemanların elektromanyetik simülasyonuna güvenmek ve tüm fotoğrafı simüle etmek için bir saçılma/transfer matrisi kullanmak, akış plakasının önünde tamamen doğru bir tasarımı garanti etmez. Örneğin, yanlış hesaplanmış yol uzunlukları, yüksek dereceli modları etkili bir şekilde baskılayamayan çok modlu dalga kılavuzları veya birbirine çok yakın olan iki dalga kılavuzlarının, beklenmedik bir bağlantı problemlerine yol açmasına neden olur. Bu nedenle, gelişmiş simülasyon araçları güçlü tasarım doğrulama yetenekleri sağlamasına rağmen, tasarımın doğruluğunu ve güvenilirliğini sağlamak ve akış kağıdının riskini azaltmak için tasarımcı tarafından pratik deneyim ve teknik bilgi ile birleştirilen yüksek derecede uyanıklık ve dikkatli bir inceleme gerektirir.
SPARSE FDTD adı verilen bir teknik, 3D ve 2D FDTD simülasyonlarının tasarımı doğrulamak için doğrudan tam bir resim tasarımında gerçekleştirilmesini sağlar. Herhangi bir elektromanyetik simülasyon aracının çok büyük ölçekli bir resmini simüle etmesi zor olsa da, seyrek FDTD oldukça büyük bir yerel alanı simüle edebilir. Geleneksel 3D FDTD'de simülasyon, elektromanyetik alanın altı bileşenini belirli bir nicelendirilmiş hacim içinde başlatarak başlar. Zaman ilerledikçe, ses seviyesindeki yeni alan bileşeni hesaplanır vb. Her adım çok fazla hesaplama gerektirir, bu yüzden uzun zaman alır. Seyrek 3D FDTD'de, hacmin her noktasındaki her adımda hesaplanmak yerine, teorik olarak keyfi olarak büyük bir hacme karşılık gelebilen ve sadece bu bileşenler için hesaplanabilen bir alan bileşenleri listesi korunur. Her zaman adımında, alan bileşenlerine bitişik noktalar eklenirken, belirli bir güç eşiğinin altındaki alan bileşenleri düşürülür. Bazı yapılar için, bu hesaplama geleneksel 3D FDTD'den daha hızlı birkaç büyüklük sırası olabilir. Bununla birlikte, seyrek FDTD'ler dağıtıcı yapılarla uğraşırken iyi performans göstermez, çünkü bu zaman alanı çok fazla yayılır, bu da çok uzun ve yönetilmesi zor listelere neden olur. Şekil 1, bir polarizasyon ışını ayırıcısına (PBS) benzer bir 3D FDTD simülasyonunun örnek bir ekran görüntüsünü göstermektedir.
Şekil 1: 3D seyrek FDTD'den simülasyon sonuçları. (A), yönlü bir kuplör olan simüle edilen yapının üst düzey bir görünümüdür. (B) Quasi-te uyarımı kullanan bir simülasyon ekran görüntüsünü gösterir. Yukarıdaki iki diyagram, yarı te ve yarı-tm sinyallerinin üst görünümünü göstermektedir ve aşağıdaki iki diyagram karşılık gelen kesitsel görünümü göstermektedir. (C) Yarı-TM uyarımı kullanan bir simülasyonun ekran görüntüsünü gösterir.
Gönderme Zamanı: Tem-23-2024