Tasarımıfotonikentegre devre
Fotonik entegre devreler(PIC), interferometrelerde veya yol uzunluğuna duyarlı diğer uygulamalarda yol uzunluğunun önemi nedeniyle sıklıkla matematiksel komut dosyaları yardımıyla tasarlanır.resimgenellikle GDSII formatında temsil edilen birçok poligonal şekilden oluşan bir levha üzerine birden fazla katmanın (tipik olarak 10 ila 30) desenlenmesiyle üretilir. Dosyayı fotomask üreticisine göndermeden önce tasarımın doğruluğunu doğrulamak için PIC'in simüle edilebilmesi önemle tavsiye edilir. Simülasyon birden fazla seviyeye bölünmüştür: En düşük seviye, malzemedeki atomlar arasındaki etkileşimler makroskobik ölçekte ele alınsa da simülasyonun dalga boyu altı seviyede gerçekleştirildiği üç boyutlu elektromanyetik (EM) simülasyondur. Tipik yöntemler arasında üç boyutlu sonlu fark Zaman Alanı (3D FDTD) ve öz mod genişletme (EME) bulunur. Bu yöntemler en doğrudur ancak tüm PIC simülasyon süresi boyunca pratik değildir. Bir sonraki seviye, sonlu fark ışın yayılımı (FD-BPM) gibi 2,5 boyutlu EM simülasyonudur. Bu yöntemler çok daha hızlıdır, ancak bir miktar doğruluktan ödün verirler ve yalnızca paralel eksenli yayılımı idare edebilirler ve örneğin rezonatörleri simüle etmek için kullanılamazlar. Bir sonraki seviye, 2D FDTD ve 2D BPM gibi 2D EM simülasyonudur. Bunlar aynı zamanda daha hızlıdır ancak sınırlı işlevselliğe sahiptirler; örneğin polarizasyon döndürücülerini simüle edemezler. Bir başka seviye iletim ve/veya saçılma matrisi simülasyonudur. Her ana bileşen, giriş ve çıkışı olan bir bileşene indirgenir ve bağlı dalga kılavuzu, bir faz kaydırma ve zayıflatma elemanına indirgenir. Bu simülasyonlar son derece hızlıdır. Çıkış sinyali, iletim matrisinin giriş sinyaliyle çarpılmasıyla elde edilir. Saçılma matrisi (elemanları S parametreleri olarak adlandırılır), bileşenin diğer tarafındaki giriş ve çıkış sinyallerini bulmak için bir taraftaki giriş ve çıkış sinyallerini çarpar. Temel olarak saçılma matrisi, elemanın içindeki yansımayı içerir. Saçılma matrisi genellikle her boyutta iletim matrisinin iki katı kadar büyüktür. Özetle, 3D EM'den iletim/saçılma matrisi simülasyonuna kadar her simülasyon katmanı, hız ve doğruluk arasında bir denge sunar ve tasarımcılar, tasarım doğrulama sürecini optimize etmek için özel ihtiyaçları için doğru simülasyon seviyesini seçerler.
Bununla birlikte, belirli elemanların elektromanyetik simülasyonuna güvenmek ve tüm PIC'yi simüle etmek için bir saçılma/aktarma matrisi kullanmak, akış plakasının önünde tamamen doğru bir tasarımı garanti etmez. Örneğin, yanlış hesaplanan yol uzunlukları, yüksek dereceli modları etkili bir şekilde bastıramayan çok modlu dalga kılavuzları veya beklenmedik bağlantı sorunlarına yol açacak şekilde birbirine çok yakın olan iki dalga kılavuzunun simülasyon sırasında muhtemelen fark edilmemesi muhtemeldir. Bu nedenle, gelişmiş simülasyon araçları güçlü tasarım doğrulama yetenekleri sağlasa da, tasarımın doğruluğunu ve güvenilirliğini sağlamak ve tasarım riskini azaltmak için tasarımcının yine de pratik deneyim ve teknik bilgiyle birlikte yüksek düzeyde dikkat ve dikkatli inceleme yapmasını gerektirir. akış sayfası.
Seyrek FDTD adı verilen bir teknik, tasarımı doğrulamak için 3D ve 2D FDTD simülasyonlarının doğrudan eksiksiz bir PIC tasarımı üzerinde gerçekleştirilmesine olanak tanır. Her ne kadar herhangi bir elektromanyetik simülasyon aracının çok büyük ölçekli bir PIC'i simüle etmesi zor olsa da, seyrek FDTD oldukça geniş bir yerel alanı simüle edebilir. Geleneksel 3D FDTD'de simülasyon, elektromanyetik alanın altı bileşeninin belirli bir nicelenmiş hacim içerisinde başlatılmasıyla başlar. Zaman ilerledikçe hacimdeki yeni alan bileşeni hesaplanır ve bu şekilde devam eder. Her adım çok fazla hesaplama gerektirdiğinden uzun zaman alır. Seyrek 3D FDTD'de, hacmin her noktasındaki her adımda hesaplama yapmak yerine, teorik olarak isteğe bağlı olarak büyük bir hacme karşılık gelebilen ve yalnızca bu bileşenler için hesaplanabilen alan bileşenlerinin bir listesi tutulur. Her zaman adımında, alan bileşenlerine bitişik noktalar eklenirken, belirli bir güç eşiğinin altındaki alan bileşenleri düşürülür. Bazı yapılar için bu hesaplama, geleneksel 3D FDTD'den birkaç kat daha hızlı olabilir. Ancak seyrek FDTDS, dağıtıcı yapılarla uğraşırken iyi performans göstermez çünkü bu zaman alanı çok fazla yayılır, bu da çok uzun ve yönetilmesi zor listelerle sonuçlanır. Şekil 1, polarizasyon ışın ayırıcısına (PBS) benzer bir 3D FDTD simülasyonunun örnek ekran görüntüsünü göstermektedir.
Şekil 1: 3D seyrek FDTD'den simülasyon sonuçları. (A), simüle edilen, yönlü bir bağlayıcı olan yapının üstten görünüşüdür. (B) Yarı-TE uyarımı kullanan bir simülasyonun ekran görüntüsünü gösterir. Yukarıdaki iki diyagram quasi-TE ve quasi-TM sinyallerinin üstten görünüşünü göstermektedir ve aşağıdaki iki diyagram karşılık gelen kesit görünüşünü göstermektedir. (C) Yarı-TM uyarımı kullanan bir simülasyonun ekran görüntüsünü gösterir.
Gönderim zamanı: Temmuz-23-2024